



زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۵۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: VLSI طراحی سیستمهای

رشته تحصیلی / گذ درس: مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۰۵

استفاده از ماشین حساب مهندسی مجاز است

- ۱- با توجه به اینکه $\mu_n = 2.5\mu_p$ عرض نسبی دو MOSFET کanal n و p باید چه رابطه‌ای نسبت به هم داشته باشند تا پارامتر رسانایی انتقالی آنها یکسان باشد؟


$$W_n = 0.4W_p \quad .4$$

$$W_n = 0.25W_p \quad .3$$

$$W_n = 4W_p \quad .2$$


$$W_n = W_p \quad .1$$

- ۲- دو وارونگر زیر را در نظر بگیرید (فرض کنید ترانزیستورهای pMOS در چاههای مجزا قرار گرفته‌اند)
کدام گزینه درست است؟



۱. وارونگر (الف) بهتر از وارونگر (ب) است زیرا دارای V_{TH} کمتری است.
۲. وارونگر (ب) بهتر از وارونگر (الف) است زیرا دارای V_{TH} کمتری است.
۳. در وارونگر (ب) مشکل اثر بدن وجود دارد ولی وارونگر (الف) دارای این مشکل نیست.
۴. در هر دو وارونگر مشکل اثر بدن وجود دارد.

- ۳- قابع پیاده سازی شده با ترانزیستورهای عبور مدار زیر چیست؟



$$(A \oplus B).C \quad .4$$

$$A \oplus B \oplus C \quad .3$$

$$A.B.C + A.C.B \quad .2$$

$$A.B + \bar{A}.C + A.\bar{B}.C \quad .1$$

MOSFET - ۴ کanal N با $V_{DS} = 0.8V$ و $W/L = 20$ و $K'_n = 50\mu A/V^2$ و $V_{TH} = 0.8V$ به عنوان سوئیچ با کوچک بکار می

رودولتاژ کنترلی V_{GS} بین ۰ تا ۵ ولت است. به ازای $V_{GS} = 5V$ و $I_D \approx 1mA$ چقدر است؟

$$0.245V \quad .4$$

$$0.815V \quad .3$$

$$2.45V \quad .2$$


$$8.15V \quad .1$$



-۵- ولتاژورودی است که می توان به عنوان در نظر گرفت.

۴. مینیمم، ۰ ۳. ماکزیمم، ۰ ۲. مینیمم، ۱ ۱. ماکزیمم، ۱

-۶- منطق گیت های انتقالی زیر چیست؟



- AND/NAND .۴ AND/OR .۳ XOR/XNOR .۲ NAND/AND .۱

-۷- یک ترانزیستور NMOS دارای ولتاژ آستانه $4V$ است طراح مدار می خواهد بداند در مقابل کاهش ولتاژ آستانه به اندازه $100mV$ جریان نشتی زیر آستانه در دمای اتاق با فرض $V_{GS} = 0V$ چند برابر خواهد شد ($N=1.4$) ؟

۴. تغییری نخواهد کرد ۳. 1.22 ۲. 15.6 ۱. 8.2

-۸- فرض کنید برای یک گیت AOI با ظرفیت بار $t_{rise} = 0.5ns$ ، $R_{on} = 10K\Omega$ ، $f_{PHL} = 10fF$ فرض شود. اگر τ واقعی چقدر است؟

۴. $0.345ns$ ۳. $0.038ns$ ۲. $0.069ns$ ۱. $0.259ns$

-۹- تابع منطقی $f(A, B, C, D) = \overline{(A+B+C)DE}$ معادل کدام روش نوشته گذاری زیر است؟

۴. OA333 ۳. AO232 ۲. OAI311 ۱. OAI32

-۱۰- پس از گذشت یک شب، مسئولین آزمایشگاه حالت جامد فهمیدند که ضخامت اکسید رشد داده شده برای ترانزیستوری از حد معمول بیشتر شده است. فکر می کنید I_{DS} این وسیله در مقایسه با حالت معمول چه تفاوتی دارد؟

۲. کاهش می یابد ۱. افزایش می یابد
۴. از ضخامت اکسید مستقل است ۳. تغییری نمی کند

-۱۱- در وارونگر با بار تخلیه ای، نسبت به وارونگر با بار مقاومتی منحنی VTC وحاشیه های نویز می باشد.

۴. کندر، بیشتر ۳. کندر، کمتر ۲. تندتر، بیشتر ۱. تندتر، کمتر



زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۵

عنوان درس: طراحی سیستمهای LSI

رشته تحصیلی/گد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۱۲- تابع $f(A, B, C, D) = \overline{(A+B+C)} \cdot \overline{(D+E+F)}$ معادل چیست؟

AO33 .۴

OA33 .۳


AOI33 .۲

OAI32 .۱

۱۳- برای ترانزیستورهای NMOS شکل زیر داریم:

$$\mu_n C_{ox} = 20 \mu A/V^2, V_{TH} = 2V, \lambda = 0, L_1 = L_2 = 1 \mu m$$

برای داشتن ولتاژهای مشخص شده در شکل، عرض Q_2, Q_1 و مقاومت R چقدر باید باشد؟



$$W_1 = 20 \mu m, W_2 = 5 \mu m, R = 15 K\Omega \quad .۲$$


$$W_1 = W_2 = 20 \mu m, R = 15 K\Omega \quad .۱$$

$$W_1 = W_2 = 5 \mu m, R = 35 K\Omega \quad .۴$$

$$W_1 = 20 \mu m, W_2 = 5 \mu m, R = 50 K\Omega \quad .۳$$

۱۴- واحد منطقی زیر را در نظر بگیرید:

در صورتی که $F_1 F_2 F_3 F_4 = 1110$ و $F_1 F_2 F_3 F_4 = 1000$ این واحد به ترتیب چه گیت های منطقی را پیاده سازی می کند؟



$$NOR(A, B), NAND(A, B) \quad .۲$$

$$OR(A, B), AND(A, B) \quad .۱$$

$$AND(A, B), XOR(A, B) \quad .۴$$

$$OR(A, B), XOR(A, B) \quad .۳$$




زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/گد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۱۵- مدار زیر را در نظر بگیرید، به ازای چه ترکیبی از ورودی های A,B,C جریان منبع تغذیه افزایش پیدا خواهد کرد؟



ABC=110 .۴

ABC=011 .۳

ABC=111 .۲

ABC=101 .۱

۱۶- در ترانزیستورهای MOSFET در صورتی که اختلاف میان ولتاژهایو برای تولید لایه وارون کافی نباشد کانال تنگیده می شود.


۴. گیت ، بدنه

۳. درین، سورس

۲. گیت، درین

۱. گیت ، سورس

۱۷- مدار زیر چه گیت منطقی را پیاده سازی می کند؟



NOR .۴

NAND .۳

XOR .۲

XNOR .۱



زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی / گد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۵۲۰۵

۱۸- فرض کنید مسیر اولی **PMOS** و **NMOS** به صورت زیر باشد:**NMOS: ECDBA****PMOS: EDABC**

تابع منطقی که این مدار پیاده سازی می کند چیست؟

$$(\overline{A} + \overline{B})(\overline{C} + \overline{D})\overline{E} \quad .2$$

$$\overline{(A.B + C.D).E} \quad .1$$

$$(\overline{A} + \overline{B}).\overline{(C + D + E)} \quad .4$$

$$\overline{(\overline{A}\overline{B}).\overline{(C + D + E)}} \quad .3$$


۱۹- در یک وارونگر **CMOS**، کدام جواب بطور تقریبی درست است؟ $V_{dd} = 3.3V, W_p = 6.4\mu m, W_n = 1.6\mu m$ و L_{INV} آستانه ورودی وارونگر است.

$$V_{INV} = 0.8V \quad .4$$

$$V_{INV} > 1.65V \quad .3$$

$$V_{INV} = 1.65V \quad .2$$

$$V_{INV} < 1.65V \quad .1$$

تابع منطقی مدار **CMOS** زیر چیست؟

$$(A + B).\overline{(D + E)} \quad .2$$

$$\overline{A.D + E + B.C} \quad .1$$

$$\overline{A} + (\overline{D} + \overline{E}) + (\overline{B} + \overline{C}) \quad .4$$

$$\overline{A.(D + E).(\overline{B}\overline{C})} \quad .3$$

۲۰- کدام قانون طراحی توصیف کننده حداقل طول کانال ترانزیستور است؟

۴. طول سیم فلزی

۳. طول ناحیه نفوذ

۱. پهنهای پلی سیلیکون

۲۱- در گیت **CMOS**، کاهش طول کانال **MOSFET** های **p**, **n** با ضربیت یکسان کاهش در هردو ترانزیستور، بر حاشیه نویز چه تأثیری دارد؟

۲. حاشیه نویز کاهش پیدا می کند.


۱. حاشیه نویز افزایش پیدا می کند.

۴. حاشیه نویز ثابت می ماند.

۳. حاشیه نویز از طول کانال مستقل می باشد



۲۳- مدار زیر چه منطقی را پیاده سازی می کند؟



XOR . ۴

NOR . ۳

NAND . ۲

AND . ۱

۲۴- در جریان ابزار ASIC از کدام ابزار برای تبدیل نمایش RTL به سطح گیت استفاده می شود؟

۱. ابزار شبیه سازی ۲. ابزار سنتر منطقی ۳. ابزار مسیر دهنده ۴. ابزار باز بینی

۲۵- فرض کنید ما فقط دارای فناوری ساخت ترانزیستور هایی از نوع nMOS به همراه عناصر غیر فعالی (Passive)

همچون مقاومت، خازن، و... باشیم. می خواهیم با این مولفه ها وارونگر بسازیم. کدام گزینه درست است؟

الف. برای ساخت وارونگر به ترانزیستور های نوع p نیاز داریم، بنابراین ساخت وارونگر امکان پذیر نمی باشد.

ب. می توان وارونگر را با قرار دادن یک ترانزیستور nMOS تخلیه ای در شبکه بالابر و اتصال گیت و سورس آن به

یکدیگر ساخت ولی عیب آن این است که هنگامی $V_{out} = V_{in} = high$ است، دقیقا صفر ولت نمی شود.

ج. می توان مانند گزینه (ب)، وارونگر را ساخت. ولی عیب آن این است که وقتی $V_{in} = high$ است، از منبع تغذیه جریان می کشد.

۴. گزینه ب و ج

۳. گزینه ج

۲. گزینه ب

۱. گزینه الف

سوالات تشریحی

۱.۴۰ نمره

- مقادیر تقریبی خازن اکسید در سه حالت عملکردی ترانزیستور MOSFET را توضیح دهید.

۱.۴۰ نمره

- یک وارونگر CMOS را با خازن بار $C_{load} = 1pF$ در نظر بگیرید. مشخصات IV ترانزیستور

nMOS به صورت زیر است:

$$V_{GSn} = 5V, V_{DSn} \geq 4V \Rightarrow I_{Dn} = I_{Dnsat} = 5mA$$

فرض کنید V_{in} یک پالس پله است که از +۵V سوییج می کند. زمان تاخیر لازم را برای آن که خروجی وارونگر

از مقدار اولیه ۲,۵V به ۵V افت پیدا کند، محاسبه کنید.



زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/گد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۱.۴۰ نمره

۳- نقشه کارنوی تابع F در شکل زیر داده شده است. مدار CMOS را برای تابع F رسم کنید.

F	AB	00	01	11	10
CD	00	1	1	1	1
	01	1	0	0	0
	11	0	0	0	0
	10	1	1	1	1

۱.۴۰ نمره

۴- نمودار میله‌ای تابع منطقی $F = \overline{(A \cdot B)} + C$ را رسم کنید. ازنمادهای زیر برای رسم نمودار استفاده کنید.

- نفوذ
- پلی
- فلز
- تماس

۱.۴۰ نمره

۵- ویژگی‌های اساسی فناوری CMOS را بیان کنید و چهار فناوری اصلی CMOS را نام ببرید.

طراحی سیستمهای VLSI نیمسال دوم ۹۳-۹۴

د	1
ب	2
الف	3
د	4
ب	5
ب	6
ب	7
الف	8
ب	9
ب	10
ب	11
ج	12
ب	13
الف	14
د	15
ب	16
الف	17
الف	18
ج	19
ج	20
الف	21
د	22
د	23
ب	24
د	25

زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

عنوان درس : VLSI طراحی سیستمهای

رشته تحصیلی / گد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۰۵

سوالات تشریحی

۱.۴۰ نمره

۱- صفحات ۶۷ تا ۷۰ کتاب درسی

۱.۴۰ نمره

۲- صفحه ۱۴۵ کتاب درسی

۱.۴۰ نمره

۳- ف ۴ صفحه ۱۹۷

۱.۴۰ نمره

۴- ف ۵ صفحه ۳۱۴

۱.۴۰ نمره

۵- فصل ۱- صفحه ۳۰